関西学院大学図書館

Verilog HDLで学ぶコンピュータアーキテクチャ

浅川毅, 四柳浩之, 土屋秀和共著. -- コロナ社, 2024.2. <BW04299514>
このページのURL:

所蔵一覧 1件~1件(全1件)

No. 巻号 配架場所 請求記号 資料ID 状態 返却予定日 予約
0001 三田4F図書 006.4:4104 0075634576 0件
No. 0001
巻号
配架場所 三田4F図書
請求記号 006.4:4104
資料ID 0075634576
状態
返却予定日
予約 0件

書誌詳細

標題および責任表示 Verilog HDLで学ぶコンピュータアーキテクチャ / 浅川毅, 四柳浩之, 土屋秀和共著
Verilog HDL デ マナブ コンピュータ アーキテクチャ
出版事項 東京 : コロナ社 , 2024.2
形態 vi, 191p : 挿図 ; 21cm
巻号情報
ISBN 9784339029406
その他の標題 奥付タイトル:Computer architecture with Verilog HDL
注記 引用・参考文献: p[188]
NCID BD05575752
本文言語 日本語
著者標目 浅川, 毅||アサカワ, タケシ <AU00215652>
著者標目 四柳, 浩之 (1970-)||ヨツヤナギ, ヒロユキ <AU00473955>
著者標目 土屋, 秀和||ツチヤ, ヒデカズ <AU00473956>
分類標目 情報工学 NDC9:548.2
分類標目 情報工学 NDC10:548.2
分類標目 科学技術 NDLC:M154
件名標目等 コンピュータ||コンピュータ
件名標目等 コンピュータ||コンピュータ
件名標目等 回路設計||カイロ セッケイ