関西学院大学図書館

SystemVerilogアサーション・ハンドブック

Ben Cohen, Srinivasan Venkataramanan, Ajeetha Kumari著 ; 三橋明城男 [ほか] 共訳. -- 丸善, 2006.1. <BW03255450>
このページのURL:

所蔵一覧 1件~1件(全1件)

No. 巻号 配架場所 請求記号 資料ID 状態 返却予定日 予約
0001 三田4F図書 624.9:1312 0072487572 0件
No. 0001
巻号
配架場所 三田4F図書
請求記号 624.9:1312
資料ID 0072487572
状態
返却予定日
予約 0件

書誌詳細

標題および責任表示 SystemVerilogアサーション・ハンドブック / Ben Cohen, Srinivasan Venkataramanan, Ajeetha Kumari著 ; 三橋明城男 [ほか] 共訳
System Verilog アサーション ハンドブック
出版事項 東京 : 丸善 , 2006.1
形態 xliii, 367p ; 21cm
巻号情報
ISBN 4621076124
その他の標題 原タイトル:System Verilog assertions handbook : for formal and dynamic verification
その他の標題 異なりアクセスタイトル:SystemVerilogアサーションハンドブック
System Verilog アサーション ハンドブック
注記 「Verilog/VHDL設計でのPSL/Sugar入門」 の続刊
注記 その他の共訳者: 朽木順一, 茂木幸夫, 小笠原敦, 明石貴昭
NCID BA75371267
本文言語 日本語
著者標目 Cohen, Ben, 1945- <AU00288547>
著者標目 Venkataramanan, Srinivasan <>
著者標目 Kumari, Ajeetha <>
著者標目 三橋, 明城男
ミツハシ, アキオ <>
分類標目 電子工学 NDC8:549.7
分類標目 電子工学 NDC9:549.7
件名標目等 集積回路||シュウセキカイロ