関西学院大学図書館

命令レベル並列処理 : プロセッサアーキテクチャとコンパイラ

安藤秀樹著. -- コロナ社, 2005.10. -- (並列処理シリーズ / 萩原宏 [ほか] 編 ; 3). <BW03238949>
このページのURL:

所蔵一覧 1件~1件(全1件)

No. 巻号 配架場所 請求記号 資料ID 状態 返却予定日 予約
0001 三田4F図書 006.4:1655 0072436207 0件
No. 0001
巻号
配架場所 三田4F図書
請求記号 006.4:1655
資料ID 0072436207
状態
返却予定日
予約 0件

書誌詳細

標題および責任表示 命令レベル並列処理 : プロセッサアーキテクチャとコンパイラ / 安藤秀樹著
メイレイ レベル ヘイレツ ショリ : プロセッサ アーキテクチャ ト コンパイラ
出版事項 東京 : コロナ社 , 2005.10
形態 ix, 227p ; 22cm
シリーズ名等 並列処理シリーズ / 萩原宏 [ほか] 編||ヘイレツ ショリ シリーズ <BW03204709> 3//a
巻号情報
ISBN 4339025836
その他の標題 奥付タイトル:Instruction-level parallel processing : Processor architecture and compilers
注記 参考文献: p[212]-223
NCID BA73659821
本文言語 日本語
著者標目 安藤, 秀樹
アンドウ, ヒデキ <>
分類標目 情報工学 NDC8:548.2
分類標目 情報工学 NDC9:548.29
件名標目等 並列処理(コンピュータ)||ヘイレツショリ(コンピュータ)